




## ПЗУ с электрическим перепрограммированием Flash-типа, 1636PP6У



ГГ – год выпуска

НН – неделя выпуска

### Тип корпуса:

– 64-выводной  
металлокерамический  
корпус МК 5153.64-1;

### Основные характеристики микросхемы:

- Информационная емкость 64М (4М x 16, 8М x 8) бит;
- Наличие последовательного и параллельного интерфейсов;
- 16 секторов по 4 Мбит;
- 4096 страниц по 16 Кбит;
- Возможность стирания страницы, сектора и всей памяти;
- Функция защиты сектора от стирания и записи: аппаратная проверка сектора для предотвращения стирания и записи;
- Уменьшение времени программирования при повторяющихся программных командных последовательностях (режим bypass);
- Аппаратный алгоритм автоматического стирания и верификации страницы, сектора или всей памяти;
- Аппаратный алгоритм автоматической записи и верификации данных по указанному адресу;
- Программный метод детектирования окончания циклов стирания и записи;
- Встроенная схема формирования высоковольтного напряжения программирования и стирания;
- Время сохранения данных 10 лет при температуре 125°C;
- 10 000 циклов записи/стирания данных при температуре 125 °C;
- Напряжение питания от 3,0 до 3,6 В;
- Ток потребления в режиме хранения не более 2 мА;
- Ток в режиме пониженного энергопотребления не более 100 мкА;
- Динамический ток потребления не более 50 мА;
- Время выборки не более 50 нс;
- Рабочий диапазон температур:

Обозначение	Диапазон
1636PP6У	минус 60 – 125 °C

## **Общее описание и область применения микросхемы**

Микросхемы интегральные 1636PP6У (далее – микросхемы) представляют собой энергонезависимые запоминающие устройства типа «Flash» с количеством циклов перезаписи до нескольких десятков тысяч для хранения и оперативной модификации массивов данных, программного обеспечения и регулирующих воздействий аппаратуры специального назначения.

# 1 Структурная блок-схема микросхемы




Рисунок 1 – Структурная блок-схема микросхемы

## 2 Условно-графическое обозначение




Рисунок 2 – Условно-графическое обозначение


### 3 Описание выводов

Таблица 1 – Описание выводов

№ вывода корпуса	№ контактных площадок кристалла	Обозначение вывода	Назначение вывода
1	1	GND	Общий
2	2	D4	Вход/выход сигнала данных
3	3	D5	Вход/выход сигнала данных
4	4	D6	Вход/выход сигнала данных
5	5	D7	Вход/выход сигнала данных
6	6	U <sub>CC</sub>	Питание 3,3 В
7	8	GND	Общий
8	9	A0	Вход сигнала адреса
9	10	A1	Вход сигнала адреса
10	11	A2	Вход сигнала адреса
11	12	A3	Вход сигнала адреса
12	13	A4	Вход сигнала адреса
13	14	A5	Вход сигнала адреса
14	15	A6	Вход сигнала адреса
15	16	A7	Вход сигнала адреса
16	17	U <sub>CC</sub>	Питание 3,3 В
17	18	GND	Общий
18	20	A8	Вход сигнала адреса
19	21	A9	Вход сигнала адреса
20	22	A10	Вход сигнала адреса
21	23	A11	Вход сигнала адреса
22	24	A12	Вход сигнала адреса
23	25	A13	Вход сигнала адреса
24	26	A14	Вход сигнала адреса
25	27	A15	Вход сигнала адреса
26	28	U <sub>CC</sub>	Питание 3,3 В
27	30	GND	Общий
28	31	D8	Вход/выход сигнала данных
29	32	D9	Вход/выход сигнала данных
30	33	D10	Вход/выход сигнала данных
31	34	D11	Вход/выход сигнала данных
32	35	GND	Общий
33	36	U <sub>CC</sub>	Питание 3,3 В
34	37	D12	Вход/выход сигнала данных
35	38	D13	Вход/выход сигнала данных
36	39	D14	Вход/выход сигнала данных
37	40	D15	Вход/выход сигнала данных
38	41	TST	Тестовый вывод*
39	42	SEL_IF	Выбор интерфейса параллельного (активный низкий уровень) / последовательного (активный высокий уровень)
40	43	PWR_DN	Выбор режима пониженного энергопотребления
41	44	A16	Вход сигнала адреса
42	45	A17	Вход сигнала адреса
43	46	A18	Вход сигнала адреса

44	47	A19	Вход сигнала адреса
45	48	A20	Вход сигнала адреса
46	49	A21	Вход сигнала адреса
47	50	ALE	Сигнал защелки адреса (активный низкий)
48	51	U <sub>CC</sub>	Питание 3,3 В
49	53	GND	Общий
50	54	nCE	Вход сигнала разрешения выборки (активный низкий уровень)
51	55	nOE	Вход сигнала разрешения чтения (активный низкий уровень)
52	56	nWE	Вход сигнала разрешения записи (активный низкий уровень)
53	57	SO	Выходные данные интерфейса SPI
54	58	SI	Входные данные интерфейса SPI
55	59	SCK	Вход синхросигнала интерфейса SPI
56	60	nCS	Вход сигнала разрешения интерфейса SPI (активный низкий уровень)
57	61	nWP	Сигнал защиты от записи
58	62	nRESET	Сигнал сброса
59	63	nBYTE	Выбор конфигурации x8 / x16
60	64	D0	Вход/выход сигнала данных
61	65	D1	Вход/выход сигнала данных
62	66	D2	Вход/выход сигнала данных
63	67	D3	Вход/выход сигнала данных
64	68	U <sub>CC</sub>	Питание 3,3 В

\* Вывод TST допускается подключать к шине земли или оставлять не подключенным.



**Рисунок 3 – Описание выводов для корпуса МК 5153.64-1 (вид сверху)**

## 4 Описание функционирования микросхемы

### 4.1 Выбор режима

Выбор режима работы микросхемы по параллельному и последовательному интерфейсу определяет вывод SEL\_IF. Выбор режима пониженного энергопотребления определяет вывод PWR\_DN. В Таблице 2 представлена таблица истинности сигналов выбора режима.

Таблица 2 – Выбор режима работы

SEL_IF	PWR_DN	Режим
L	L	Режим работы по параллельному интерфейсу
H	L	Режим работы по последовательному интерфейсу
X	H	Режим пониженного энергопотребления

## 4.2 Режим работы по параллельному интерфейсу

### 4.2.1 Поддерживаемые операции на шине памяти

В разделе описываются необходимые условия и операции, поддерживаемые микросхемой, которые инициируются через внутренний командный регистр. Командный регистр не занимает адресное пространство памяти. Командный регистр состоит из триггеров, которые хранят информацию, поступающую с шин адреса и данных, необходимую для выполнения команд. Содержимое регистра используется внутренним интерфейсом управления. Интерфейс управления формирует операции для устройства. Ниже (Таблица 3) показаны операции на шине памяти, требуемые входные и выходные уровни сигналов.

Таблица 3 – Таблица истинности микросхемы. Операции на шине памяти

Операция	Шаг	nCE	nOE	nWE	ALE	Адрес	Данные	nWP	nRESET	PWR_DN
Чтение по nOE		L	⌋	H	H	входной адрес	выходные данные	X	H	L
Чтение с ALE	Защелка адреса	L	H	H	⌋	входной адрес	Z	X	H	L
	Чтение		⌋		L	X	выходные данные			
Запись по nWE (програм / стир)	Защелка адреса	L	H	⌋	H	входной адрес	X	H	H	L
	Защелка данных			┘		X	входные данные			
Запись с ALE (програм / стир)	Защелка адреса	L	H	H	⌋	входной адрес	X	H	H	L
	Защелка данных			┘	L	X	входные данные			
Режим хранения		H	X	X	X	X	Z	X	H	L
Защита от записи		X	X	X	X	X	X	L	H	L
Режим пониженного потребления		X	X	X	X	X	X	X	X	H
Сброс		X	X	X	X	X	X	X	L	L

**Примечания:**

L – логический ноль ( $U_{iL}$ ), H - логическая единица ( $U_{iH}$ ), X - L или H;

⌋ – переход уровня сигнала из логической «единицы» в «ноль»;

┘ – переход уровня сигнала из логического «нуля» в «единицу»;

Z – третье состояние.

Для работы по параллельному интерфейсу сигнал **SEL\_IF =  $U_{iL}$**

### 4.2.2 Конфигурация x16 / x8

Выход nBYTE определяет конфигурацию буфера ввода вывода. Если nBYTE =  $U_{iH}$  микросхема находится в конфигурации x16 и выходы D0-D15 активны и управляются сигналами nCE, nWE, nOE. Если nBYTE =  $U_{iL}$  микросхема находится в конфигурации x8 и активны выходы D0-D7, выходы D8-D14 находятся в третьем состоянии, вывод D15 используется как дополнительный младший адрес A-1 в операции чтения. Уровень сигнала nBYTE должен быть установлен до начала работы с микросхемой.

Чтение в конфигурации x8 осуществляется по одному байту с использованием дополнительного младшего адреса A-1(D15).



Программирование в конфигурации x8 необходимо производить загрузкой двух байт в одной командной последовательности. Сначала загружается байт, соответствующий младшему адресу  $A-1(D15)=0$ , затем загружается байт, соответствующий  $A-1(D15)=1$ . Адрес с вывода  $A-1(D15)$  при этом игнорируется. Адрес  $A21-A0$  фиксируется при загрузке первого байта. В случае, когда число байт в посылке нечетное, необходимо дополнить посылку «dummy» байтом FFh.

#### 4.2.3 Требования, предъявляемые при чтении данных

При чтении данных, для защелкивания адреса во внутренний регистр используется переход уровня сигнала из логической «единицы» в «ноль» на выводах ALE или nOE в зависимости от того, какой из них произойдет раньше. Вывод nOE также осуществляет управление выводом данных. При этом сигнал nCE должен находиться в активном состоянии (логический «ноль»). Вывод nWE должен оставаться в неактивном состоянии (логическая «единица»).

Внутренний интерфейс управления переходит в состояние чтения данных при включении питания или аппаратном сбросе. Таким образом, гарантируется, что случайное изменение содержимого модуля памяти не произойдет при переходных процессах питания. Никаких команд в этом состоянии не нужно, чтобы получить данные. Для инициирования цикла чтения сигнал nWE, nCE и адрес выставляются относительно сигнала ALE или nOE. Защелкивание адреса и выборка начинаются по спаду сигнала ALE или nOE в зависимости от того, какой из них произойдет раньше. Через время, соответствующее времени выборки, информация выдается на выходы данных. Данные остаются доступны до следующего цикла чтения и пока активен сигнал nOE. Микросхема остается доступной для чтения, пока содержимое командного регистра не изменится.

Для дополнительной информации см. подраздел 4.2.11.1 «Чтение массива данных».

#### 4.2.4 Команды записи и командные последовательности

Для записи команд или командных последовательностей, включая программирование данных в модуль памяти микросхемы и стирание секторов памяти, при защелкивании адреса во внутренний регистр используется переход уровня сигнала из логической «единицы» в «ноль» на выводах ALE или nWE в зависимости от того, какой из них произойдет раньше. При защелкивании информации с шины данных используется переход уровня сигнала из логического «нуля» в «единицу» на выводе nWE. При этом сигнал nCE должен находиться в активном состоянии (логический «ноль»).

С помощью операции программирования можно запрограммировать слово из 16 бит или два байта. В подразделе 4.2.11.4 подробно описываются операции программирования слова и байта.

С помощью операции стирания можно стереть страницу, один сектор, несколько секторов или всю память. Ниже представлено адресное пространство для каждого сектора (Таблица 4). Адрес сектора состоит из адресных бит, позволяющих выбрать один из секторов. В подразделах 4.2.11.5, 4.2.11.6, 4.2.11.7 подробно описывается стирание страницы, сектора и всей памяти соответственно.

Режим микросхемы «Unlock Bypass» (разблокирование обходного регистра) позволяет ускорить подачу команд программирования и стирания. В этом режиме только два цикла (вместо четырёх) требуются для программирования слова и стирания, и три цикла (вместо пяти) требуются для программирования двух байт. В

подразделе 4.2.11.8 подробно описываются операции программирования и стирания «Unlock Bypass».

**Таблица 4 – Адресное пространство секторов**

Сектор	A21	A20	A19	A18	Диапазон адресов в конфигурации x8	Диапазон адресов в конфигурации x16
SA0	0	0	0	0	000000h-07FFFFh	000000h-03FFFFh
SA1	0	0	0	1	080000h-0FFFFFh	040000h-07FFFFh
SA2	0	0	1	0	100000h-17FFFFh	080000h-0BFFFFh
SA3	0	0	1	1	180000h-1FFFFFFh	0C0000h-0FFFFFFh
SA4	0	1	0	0	200000h-27FFFFh	100000h-13FFFFh
SA5	0	1	0	1	280000h-2FFFFFFh	140000h-17FFFFh
SA6	0	1	1	0	300000h-37FFFFh	180000h-1BFFFFh
SA7	0	1	1	1	380000h-3FFFFFFh	1C0000h-1FFFFFFh
SA8	1	0	0	0	400000h-47FFFFh	200000h-23FFFFh
SA9	1	0	0	1	480000h-4FFFFFFh	240000h-27FFFFh
SA10	1	0	1	0	500000h-57FFFFh	280000h-2BFFFFh
SA11	1	0	1	1	580000h-5FFFFFFh	2C0000h-2FFFFFFh
SA12	1	1	0	0	600000h-67FFFFh	300000h-33FFFFh
SA13	1	1	0	1	680000h-6FFFFFFh	340000h-37FFFFh
SA14	1	1	1	0	700000h-77FFFFh	380000h-3BFFFFh
SA15	1	1	1	1	780000h-7FFFFFFh	3C0000h-3FFFFFFh

#### **4.2.6 Режим хранения**

Если не осуществляются операции чтения или записи в микросхему, то микросхема может находиться в режиме хранения. В этом режиме ток потребления значительно снижается, выходы переводятся в высокоимпедансное состояние, независимо от состояния входа nOE. Для входа в режим хранения на вывод nCE необходимо подать напряжение высокого уровня. Переход из режима хранения в режим чтения осуществляется в соответствии с временной диаграммой на Рисунок 14 и Рисунок 15.

#### **4.2.7 Защита и снятие защиты с сектора**

Защита сектора блокирует операции программирования и стирания для любого сектора. Снятие защиты сектора разрешает операции программирования и стирания для ранее защищённого сектора. Для этого реализован метод защиты и снятия защиты командными последовательностями.

Этот тип защиты энергозависимый и при включении питания или при аппаратном сбросе содержание битов в регистре защиты сектора теряется и переходит в состояние «защищен». Каждый бит в регистре программируется индивидуально через подачу команд Set Protect и Set Unprotect.

Состояние битов в регистре защиты сектора можно изменять неограниченное количество раз. Подача команды Set Protect переводит сектора в защищенное состояние, а Set Unprotect в незащищенное состояние.

Таблица 5 – Доступные командные последовательности для защиты сектора

Командные Последовательности		Циклы	Циклы на шине					
			Первый		Второй		Третий	
			Addr	Data	Addr	Data	Addr	Data
Биты защиты сектора	Enter	3	555	AA	2AA	55	555	E0
	Set Unprotect	2	XXX	A0	SA	00		
	Set Protect	2	XXX	A0	SA	01		
	Protect Status Read	1	SA	00				
				01				
Exit	2	XXX	90	XXX	00			

Примечания:

- 1 X – значение  $U_{IL}$  или  $U_{IH}$ ;  
SA – адрес сектора, который верифицируется. Сектор выбирается с помощью адресных битов A21-A18.

## 2 Описание операций на шине памяти приведено в

Таблица 3.

- 3 Все значения приведены в шестнадцатеричном виде.
- 4 Верификация защищенности сектора по команде Protect Status Read инициируется операцией чтения, в остальных случаях команды инициируются операцией записи (см. Таблицу 3).
- 5 Адресные биты A21-A11 не имеют значения для командных циклов.
- 6 При верификации защищенности сектора читаются данные 00h для незащищенного сектора, 01h для защищенного сектора.

### 4.2.8 Аппаратная защита данных

Командные последовательности программирования, стирания или защиты сектора включают в себя циклы разблокировки для защиты данных от ошибочной записи. В дополнении к этому нижеописанные методы аппаратной защиты предотвращают случайную запись или стирание, которые могут быть вызваны переходными процессами при подаче и снятии питания.

При включении питания микросхема не воспринимает передаваемые на неё команды. Внутренний интерфейс управления автоматически переходит в состояние чтения данных после включения питания через время  $t_{PWR\_ON}$ .

На входах  $nCE$ ,  $nOE$ ,  $nWE$  установлены фильтры импульсных помех для предотвращения случайных циклов записи.

Выход  $nWP$  также обеспечивает аппаратную защиту данных от стирания записи. Независимо от состояния битов регистра защиты сектора при подаче на вход  $nWP$  напряжения  $V_{IL}$  все сектора заблокированы для операций программирования и стирания. По умолчанию  $nWP$  изнутри подтянут к  $V_{IL}$ .

### 4.2.9 Аппаратный сброс

Аппаратный сброс по сигналу  $nRESET$  производит сброс всех регистров микросхемы (в том числе регистр защиты сектора), позволяет немедленно прервать любую внутреннюю операцию и перевести микросхему в режим чтения массива данных. Категорически не рекомендуется производить аппаратный сброс во время выполнения внутренних операций программирования / стирания. Это может снизить количество возможных циклов перезаписи и уменьшить ресурс микросхемы.

После подачи на вход nRESET напряжения  $V_{IL}$  микросхема находится в состоянии сброса. В этом состоянии микросхема игнорирует любые управляющие сигналы, подаваемые на входы микросхемы. При подаче напряжения  $V_{IN}$  на вход nRESET микросхема переходит в режим чтения массива данных через время равное 15 мкс.

#### 4.2.10 Определение команд на шине памяти

Таблица 6 – Доступные командные последовательности

Командные Последовательности	Циклы	Циклы на шине											
		Первый		Второй		Третий		Четвёртый		Пятый		Шестой	
		Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data	Addr	Data
Read	1	RA	RD										
Reset	1	XXX	F0										
Enter Autoselect	3	555	AA	2AA	55	555	90						
Autoselect	ID Производителя	2	X00	06	X03	EF							
	ID Устройства	1	X01	B6									
	Верификация защищённости сектора	1	(SA) X02	00									
				01									
Exit Autoselect	1	XXX	F0										
Program Word	4	555	AA	2AA	55	555	A0	PA	PD				
Program Byte	5	555	AA	2AA	55	555	A0	PA	PD0	XXX	PD1		
Enter Unlock Bypass	3	555	AA	2AA	55	555	20						
Unlock Bypass	Program Word	2	XXX	A0	PA	PD							
	Program Byte	3	XXX	A0	PA0	PD0	PA1	PD1					
	Chip Erase	2	XXX	80	XXX	10							
	Sector Erase	2	XXX	80	SA	30							
	Page Erase	2	XXX	80	PgA	50							
	Exit Unlock Bypass	2	XXX	90	XXX	00							
Chip Erase	6	555	AA	2AA	55	555	80	555	AA	2AA	55	555	10
Sector Erase	6	555	AA	2AA	55	555	80	555	AA	2AA	55	SA	30
Page Erase	6	555	AA	2AA	55	555	80	555	AA	2AA	55	PgA	50

#### Примечания:

- X – значение  $U_{IL}$  или  $U_{IN}$ ;  
 RA – адрес читаемой ячейки памяти;  
 RD – данные читаемые по адресу RA во время операции чтения;  
 PA – адрес программируемой ячейки памяти (адрес защелкивается по отрицательному фронту nWE или ALE в зависимости от того, какой случиться раньше);  
 PD – данные, программируемые в ячейку памяти PA (данные защелкиваются по положительному фронту nWE);  
 SA – адрес сектора, который верифицируется (в режиме «Autoselect») или стирается. Сектор выбирается с помощью адресных битов A21-A18.  
 PgA – адрес страницы, которая стирается. С помощью адресных бит A21-A10 выбирается страница.

#### 2 Описание операций на шине памяти приведено в

Таблица 3.

- Все значения приведены в шестнадцатеричном виде.
- Команды «Read», «Autoselect ID Производителя», «Autoselect ID Устройства», «Autoselect Верификация защищенности сектора»

- инициируются операцией чтения, в остальных случаях команды инициируются операцией записи (см. Таблицу 3).
- 5 Адресные биты A21-A11 не имеют значения для командных циклов.
  - 6 Во время операции чтения командные циклы не требуются.
  - 7 Команда «Reset» требуется для возврата в состояние чтения массива данных, если статусный бит D5 установлен в логическую «единицу» (пока устройство выдаёт данные статуса).
  - 8 Команду «Enter Autoselect» требуется выполнить перед подачей команд «Autoselect ID Производителя», «Autoselect ID Устройства», «Autoselect Верификация защищенности сектора».
  - 9 Требуется команда «Exit Autoselect» для возврата в состояние чтения массива данных, если устройство находилось в режиме «Autoselect».
  - 10 При верификации защищённости сектора в режиме «Autoselect» для незащищённого сектора читаются данные 00h, для защищённого сектора – 01h.
  - 11 Autoselect-данные, прочитанные после подачи команд «Autoselect ID Производителя», «Autoselect ID Устройства», «Autoselect Верификация защищенности сектора», поступают на выходы D7-D0. При конфигурации x16 на выходах D15-D8 читается 00h.
  - 12 Команду «Enter Unlock Bypass» требуется выполнить перед подачей команд «Unlock Bypass Program Word», «Unlock Bypass Program Byte», «Unlock Bypass Chip Erase», «Unlock Bypass Sector Erase», «Unlock Bypass Page Erase».
  - 13 Требуется команда «Unlock Bypass Exit» для выхода из режима разблокирования обходного регистра «Unlock Bypass».

#### 4.2.11 Описание команд

Запись специфичных данных по определённым адресам или командных последовательностей в командный регистр инициирует операции микросхемы. В таблице 6 определены доступные командные последовательности. Запись некорректного адреса или данных, или их запись в неправильной последовательности может перевести микросхему в неизвестное состояние. Требуется команда сброса «Reset», чтобы вернуть микросхему в состояние чтения массива данных.

Адреса защелкиваются по отрицательному фронту nWE или ALE, в зависимости от того, какое из событий произойдёт раньше. Данные защелкиваются по положительному фронту nWE. Соответствующие временные диаграммы представлены в разделе 5 «Временные диаграммы».

##### 4.2.11.1 Чтение массива данных

Микросхема автоматически устанавливается в состояние чтения данных после включения питания или после завершения алгоритма программирования или стирания.

Если статусный бит D5 установлен в «единицу» или микросхема находится в режиме «Autoselect», для перехода в состояние чтения массива данных микросхема должна получить команду сброса. Описание команды «Reset» представлено в следующей секции.

##### 4.2.11.2 Команда сброса «Reset»

Запись команды «Reset» в микросхему переводит её в режим чтения массива данных. Адресные биты не имеют значения для этой команды.

Команда «Reset» может быть записана между циклами командной последовательности стирания прежде, чем начнется стирание. Это сбросит микросхему в режим чтения данных. Если стирание началось, микросхема игнорирует команду сброса, пока не закончится операция.

Команда «Reset» может быть записана между циклами разблокирования командной последовательности программирования прежде, чем начнется программирование. Это сбросит микросхему в режим чтения данных. Если программирование началось, то микросхема игнорирует команду сброса, пока не закончится операция.

Если статусный бит D5 установился в «единицу» во время операции программирования или стирания, записью команды «Reset» микросхема возвращается в режим чтения массива данных.

#### **4.2.11.3 Команда режима «Autoselect»**

Команды режима «Autoselect» позволяют хост-системе определить ID код микросхемы и её производителя, а также получить информацию о защищённых секторах. В Таблица 6 приведены необходимые циклы для перехода к этой операции.

Командная последовательность «Enter Autoselect» состоит из трех циклов записи (см. Таблица 3). После подачи этой последовательности микросхема входит в режим «Autoselect». Последовательные циклы чтения по адресам 00h и 03h возвращают ID код производителя. Цикл чтения по адресу 01h возвращает ID код микросхемы. Цикл чтения, содержащий адрес сектора (SA) и адрес 02h возвращает 01h, если сектор защищён, или 00h, если не защищён. Для определения необходимого адреса сектора см. Таблица 4.

Необходимо записать команду «Exit Autoselect» для выхода из режима «Autoselect» в режим чтения массива данных.

#### **4.2.11.4 Командная последовательность программирования слова/байта**

Командная последовательность программирования слова / байта программирует одно слово / два байта в устройство. Если сигнал nBYTE = U<sub>1n</sub> микросхема находится в конфигурации x16 и доступна командная последовательность программирования слова «Program Word». Если nBYTE = U<sub>1L</sub> микросхема находится в конфигурации x8 и доступна командная последовательность программирования байта «Program Byte». Для дополнительной информации см. подраздел 4.2.2 «Конфигурация x16 / x8».

Операция программирования слова инициируется четырьмя циклами записи на шине устройства. Операция программирования байта инициируется пятью циклами записи на шине устройства (см. Таблица 3). Командная последовательность состоит из трех циклов разблокирования и одного / двух циклов записи с адресом и программируемыми данными. Запись этой последовательности инициирует внутренний алгоритм программирования. Дальнейший контроль времени программирования производить не требуется, так как это осуществляется логикой микросхемы. Микросхема автоматически обеспечивает внутреннюю генерацию программных импульсов. В Таблица 6 приведены необходимые командные последовательности для перехода к этой операции.

Перед подачей командной последовательности программирования необходимо убедиться в состоянии бита регистра защиты сектора, соответствующего адресу программирования. Для получения подробной информации о регистре защиты сектора см. подраздел 4.2.8 «Защита и снятие защиты сектора».

Любая команда, поданная во время внутреннего алгоритма программирования, игнорируется. Только аппаратный сброс по сигналу nRESET во время операции

программирования немедленно прерывает операцию. Командная последовательность программирования слова / байта должна быть переинициализирована, если микросхема была сброшена, чтобы данные были корректно запрограммированы. Не рекомендуется прерывать операцию программирования, поскольку количество возможных циклов записи/стирания может снизиться.

После подачи командной последовательности программирования необходима проверка наличия статуса операции программирования. Статус операции программирования проверяется путем опроса статусных бит D7 или D6. Для получения более подробной информации об этих статусных битах смотри подраздел 4.2.12 «Статус операции программирования/стирания». В случае отсутствия статуса операции программирования, необходимо осуществить сброс микросхемы командой «Reset» и повторить командную последовательность программирования слова / байта.


Допускается не проводить проверку статуса операции. В этом случае необходимо после подачи командной последовательности программирования байта выдержать паузу не менее максимального времени программирования байта / слова 90 мкс, после чего осуществить проверку записи данных путем чтения запрограммированного адреса.

В зависимости от содержимого ячейки, возможны следующие дальнейшие действия:

- содержимое ячейки соответствует записываемой информации. Необходимо перейти к записи следующего адреса или закончить процедуру программирования;
- ячейка оказалась незапрограммированной (содержимое равно FFFh). Необходимо осуществить сброс микросхемы командой «Reset» и повторить операцию программирования;
- ячейка содержит информацию несоответствующую записываемой. Необходимо осуществить сброс микросхемы командой «Reset», затем произвести процедуру стирания страницы, сектора или всего накопителя микросхемы, только после этого возможно вернуться к программированию данного адреса.

После успешного завершения внутреннего алгоритма программирования, микросхема возвращается в режим чтения массива данных.

Алгоритм программирования микросхемы приведен на Рисунок .



## Рисунок 4 – Алгоритм процедуры программирования/стирания

Программирование может осуществляться в любой последовательности в любой сектор по любому адресу. Биты не могут быть запрограммированы обратно из «нуля» в «единицу». Попытка сделать это может прекратить операцию и установить бит D5 в «единицу». Только операция стирания может перевести биты из состояния «нуля» в «единицу».

Запрещается производить запись по одному и тому же адресу более одного раза без предшествующего стирания.

### **4.2.11.5 Командная последовательность стирания страницы**

Командная последовательность стирания страницы стирает одну страницу данных из устройства. С помощью адресных бит A21-A10 выбирается адрес стираемой страницы.

Операция стирания страницы «Page Erase» инициируется шестью циклами записи на шине устройства (см. Таблица 3). Запись этой последовательности инициирует внутренний алгоритм стирания страницы. Дальнейший контроль времени стирания производить не требуется, так как это осуществляется логикой микросхемы. Микросхема автоматически обеспечивает внутреннюю генерацию импульсов стирания. В Таблице 6 приведены необходимые циклы для перехода к этой операции.

Перед подачей командной последовательности стирания страницы необходимо убедиться в состоянии бита регистра защиты сектора, соответствующего адресу стираемой страницы. Для получения подробной информации о регистре защиты сектора смотри подраздел 4.2.8 «Защита и снятие защиты сектора».

Любая команда, поданная во время работы внутреннего алгоритма стирания, игнорируется. Аппаратный сброс по сигналу nRESET во время операции стирания немедленно прерывает операцию. После этого командная последовательность стирания страницы должна быть переинициализирована для корректного стирания страницы. Не рекомендуется прерывать операцию стирания, поскольку количество возможных циклов записи/стирания может снизиться.

После подачи командной последовательности стирания необходима проверка наличия статуса операции стирания. Статус операции стирания проверяется путем опроса статусных бит D7, D6 или D2. Для получения более подробной информации об этих статусных битах смотри подраздел 4.2.12 «Статус операции программирования/стирания». В случае отсутствия статуса операции стирания, необходимо осуществить сброс микросхемы командой «Reset» и повторить командную последовательность стирания страницы.

Допускается не проводить проверку статуса операции. В этом случае необходимо после подачи командной последовательности стирания страницы выдержать паузу не менее максимального времени стирания страницы 75 мс, после чего осуществить проверку стирания данных путем чтения адресов стираемой страницы.

В зависимости от содержимого ячеек, возможны следующие дальнейшие действия:

- содержимое ячеек равно FFFFh. Процедура стирания страницы успешно завершена;
- ячейки оказались нестертыми (содержимое не равно FFFFh). Необходимо осуществить сброс микросхемы командой «Reset» и повторить операцию стирания;

После успешного завершения внутреннего алгоритма стирания, микросхема возвращается в режим чтения массива данных.

Алгоритм процедуры стирания показан на Рисунок .



#### 4.2.11.6 Командная последовательность стирания сектора

Командная последовательность стирания сектора стирает один сектор данных из устройства. С помощью адресных бит А21-А18 выбирается адрес стираемого сектора.

Операция стирания страницы «Sector Erase» инициируется шестью циклами записи на шине устройства (см. Таблица 3). Запись этой последовательности инициирует внутренний алгоритм стирания сектора. Дальнейший контроль времени стирания производить не требуется, так как это осуществляется логикой микросхемы. Микросхема автоматически обеспечивает внутреннюю генерацию импульсов стирания. В Таблице 6 приведены необходимые циклы для перехода к этой операции.

Перед подачей командной последовательности стирания сектора необходимо убедиться в состоянии бита регистра защиты сектора. Для получения подробной информации о регистре защиты сектора смотри подраздел 4.2.8 «Защита и снятие защиты сектора».

После подачи командной последовательности стирания сектора начинается отсчёт времени ожидания 50 мкс. В течение этого времени могут быть поданы командные последовательности стирания дополнительных секторов для загрузки буфера стираемых секторов. Загрузка буфера может происходить в любой последовательности, и количество секторов может быть от одного до шестнадцати. После каждой новой поданной командной последовательности «Sector Erase» время ожидания устанавливается на 50 мкс. Любые команды, за исключением «Sector Erase», поданные в течение времени ожидания, сбрасывают микросхему в режим чтения массива данных. По истечению времени ожидания начинается операция стирания сектора.

Для определения окончания времени ожидания, необходимо отслеживать статусный бит D3. Время ожидания начинается от последнего положительного фронта nWE в командной последовательности.

Любая команда, поданная во время работы внутреннего алгоритма стирания и по истечению времени ожидания 50 мкс, игнорируется. Аппаратный сброс по сигналу nRESET во время операции стирания сектора немедленно прерывает операцию. После этого командная последовательность стирания сектора должна быть переинициализирована для корректного стирания сектора. Не рекомендуется прерывать операцию стирания, поскольку количество возможных циклов записи/стирания может снизиться.

После подачи командной последовательности стирания необходима проверка наличия статуса операции стирания. Статус операции стирания проверяется путем опроса статусных бит D7, D6 или D2. Для получения более подробной информации об этих статусных битах смотри подраздел 4.2.12 «Статус операции программирования/стирания». В случае отсутствия статуса операции стирания, необходимо осуществить сброс микросхемы командой «Reset» и повторить командную последовательность стирания сектора.

Допускается не проводить проверку статуса операции. В этом случае необходимо после подачи командной последовательности стирания сектора выдержать паузу не менее максимального времени стирания сектора, после чего осуществить проверку стирания данных путем чтения адресов стираемого сектора. В зависимости от количества стираемых секторов время стирания будет варьироваться от 160 мс, в случае одного сектора, до 2,56 сек, в случае всех 16 секторов.

В зависимости от содержимого ячеек, возможны следующие дальнейшие действия:

- содержимое ячеек равно FFFFh. Процедура стирания сектора успешно завершена;
- ячейки оказались нестертыми (содержимое не равно FFFFh). Необходимо осуществить сброс микросхемы командой «Reset» и повторить операцию стирания;

После успешного завершения внутреннего алгоритма стирания, микросхема возвращается в режим чтения массива данных.

Алгоритм процедуры стирания показан на Рисунок .

#### **4.2.11.7 Командная последовательность стирания микросхемы**

Операция стирания микросхемы иницируется шестью циклами записи на шине устройства (см. Таблица 3). Запись этой последовательности иницирует внутренний алгоритм стирания микросхемы. Дальнейший контроль времени стирания производить не требуется, так как это осуществляется логикой микросхемы. Микросхема автоматически обеспечивает внутреннюю генерацию импульсов стирания. В Таблице 6 приведены необходимые циклы для перехода к этой операции.

Перед подачей командной последовательности стирания микросхемы необходимо убедиться в состоянии битов регистра защиты секторов. Для получения подробной информации о регистре защиты сектора смотри подраздел 4.2.8 «Защита и снятие защиты сектора».

Любая команда, поданная во время работы внутреннего алгоритма стирания, игнорируется. Аппаратный сброс по сигналу nRESET во время операции стирания микросхемы немедленно прерывает операцию. После этого командная последовательность стирания должна быть переинициализирована для корректного стирания микросхемы. Не рекомендуется прерывать операцию стирания, поскольку количество возможных циклов записи/стирания может снизиться.

После подачи командной последовательности стирания необходима проверка наличия статуса операции стирания. Статус операции стирания проверяется путем опроса статусных бит D7, D6 или D2. Для получения более подробной информации об этих статусных битах смотри подраздел 4.2.12 «Статус операции программирования/стирания». В случае отсутствия статуса операции стирания, необходимо осуществить сброс микросхемы командой «Reset» и повторить командную последовательность стирания микросхемы.

Допускается не проводить проверку статуса операции. В этом случае необходимо после подачи командной последовательности стирания микросхемы выдержать паузу не менее максимального времени стирания микросхемы 2.56 сек, после чего осуществить проверку стирания данных путем чтения всей микросхемы.

В зависимости от содержимого ячеек, возможны следующие дальнейшие действия:

- содержимое ячеек равно FFFFh. Процедура стирания микросхемы успешно завершена;
- ячейки оказались нестертыми (содержимое не равно FFFFh). Необходимо осуществить сброс микросхемы командой «Reset» и повторить операцию стирания;

После успешного завершения внутреннего алгоритма стирания, микросхема возвращается в режим чтения массива данных.

Алгоритм процедуры стирания показан на Рисунок .

#### **4.2.11.8 Командные последовательности режима «Unlock Bypass»**

Режим «Unlock Bypass» позволяет производить операции программирования слова / байта, стирания страницы, сектора или всей микросхемы быстрее, чем при использовании стандартных последовательностей программирования. Режим «Unlock Bypass» иницируется с помощью командной последовательности «Enter Unlock Bypass», состоящей из трех циклов записи на шине устройства (см. Таблица 3).

После входа в этот режим, достаточно командной последовательности из двух циклов для программирования слова, стирания страницы, сектора или всей микросхемы и трех циклов для программирования двух байт. В таблице 6 приведены необходимые командные последовательности. Этот метод обходится без двух дополнительных

циклов в случае программирования и четырех дополнительных циклов в случае стирания. В результате общее время программирования / стирания сокращается.

Для выхода из режима «Unlock Bypass» необходимо подать командную последовательность «Exit Unlock Bypass», состоящую из двух циклов записи на шине устройства. Первый цикл должен содержать данные 90h, второй цикл – данные 00h.

Алгоритм процедуры программирования / стирания показан на Рисунок .

#### **4.2.12 Статус операции программирования / стирания**

Микросхема выдаёт несколько бит для определения статуса операции программирования / стирания: D2, D3, D5, D6 и D7. В Таблице 7 и следующих подразделах описываются значения этих бит.

**Таблица 7 – Значения битов статуса при программировании / стирании**

<b>Операция</b>	<b>D7</b>	<b>D6</b>	<b>D5</b>	<b>D3</b>	<b>D2</b>
Программирование	Инверсия D7	Переключается	0	0	Не переключается
Стирание	0	Переключается	0	1 (при стирании сектора)	Переключается

##### **4.2.12.1 Опрашиваемый бит D7**

Опрашиваемый бит D7 показывает статус выполнения внутреннего алгоритма (в процессе или завершён). Опрос этого бита правомерен после последнего положительного фронта на nWE в командной последовательности программирования или стирания.

Во время выполнения внутреннего алгоритма программирования микросхема выводит на D7 инверсную величину по отношению к биту D7 программируемых данных. Можно использовать любой из сигналов ALE или nOE для управления циклами чтения. После завершения внутреннего алгоритма программирования микросхема выводит на D7 значение бита D7 программируемых данных. Необходимо выдержать паузу 200 нс перед подачей следующей команды после чтения статуса об успешном завершении внутреннего алгоритма программирования. Чтобы прочитать правильную статусную информацию на D7, необходимо выдавать правильный адрес программирования. Если адрес программируемой ячейки находится в диапазоне защищённого сектора, то бит статуса выводится на D7 на время 3 мкс, а затем микросхема возвращается в режим чтения массива данных.

Во время внутреннего алгоритма стирания микросхема выводит на D7 значение «нуля». После завершения внутреннего алгоритма стирания микросхема выводит на D7 значение «единицы». Можно использовать любой из сигналов ALE или nOE для управления циклами чтения. Необходимо выдержать паузу 200 нс перед подачей следующей команды после чтения статуса об успешном завершении внутреннего алгоритма стирания. Чтобы прочитать правильную статусную информацию на D7 необходимо выдавать адрес в пределах любого сектора, из выбранных для стирания. Если записана командная последовательность стирания и все выбранные для стирания сектора защищены, бит статуса выводится на D7 на время 6 мкс, а затем микросхема возвращается в режим чтения массива данных. Если не все выбранные для стирания сектора защищены, внутренний алгоритм стирания стирает незащищённые сектора, а защищённые игнорирует.

Состояния бита D7 для различных операций приведены в Таблице 7. Блок схемы алгоритма опроса статусного бита при программировании и стирании, приведены на рисунке ниже (Рисунок ).




Рисунок 5 – Алгоритм опроса статусного бита при программировании и стирании

#### 4.2.12.2 Переключающийся бит на D6

Переключающийся бит на D6 показывает статус внутреннего алгоритма стирания или записи. Этот бит может быть прочитан по любому адресу и правомерен после последнего положительного фронта сигнала nWE в командной последовательности (перед началом операции программирования или стирания) и во время паузы ожидания при стирании сектора.

Во время внутреннего алгоритма программирования или стирания, цикл чтения по любому адресу изменяет значение статусного бита D6 на инверсное. Можно использовать любой из сигналов ALE или nOE для управления циклами чтения. По завершению операции переключения на D6 прекращаются. Необходимо выдержать паузу 200 нс перед подачей следующей команды после чтения статуса об успешном завершении внутреннего алгоритма программирования или стирания.

Если адрес программируемой ячейки находится в диапазоне защищённого сектора, D6 переключается в течение 3 мкс, а затем микросхема возвращается в режим чтения массива данных.

Если записана командная последовательность стирания и все выбранные для стирания сектора защищены, D6 переключается 6 мкс, а затем микросхема возвращается в режим чтения массива данных. Если не все выбранные для стирания сектора защищены, внутренний алгоритм стирания стирает незащищённые сектора, а защищённые игнорирует.

В Таблице 7 показаны состояния бита D6 для различных операций. Ниже приведена блок схема алгоритма опроса переключающегося бита (Рисунок ).




Рисунок 6 – Алгоритм опроса переключающегося бита

#### 4.2.12.3 Переключающийся бит на D2

Переключающийся бит на D2 используется для определения, выполняется или нет внутренний алгоритм стирания. Этот бит правомерен после последнего положительного фронта сигнала nWE в командной последовательности. Во время внутреннего алгоритма стирания, цикл чтения по любым адресам из секторов, выбранных для стирания, изменяет значение статусного бита D2 на инверсное. Необходимо выдержать паузу 200 нс перед подачей следующей команды после чтения статуса об успешном завершении внутреннего алгоритма стирания. Можно использовать любой из сигналов ALE или nOE для управления циклами чтения.

На Рисунок приведена блок-схема алгоритма опроса переключающегося бита.

#### 4.2.12.4 Чтение переключающихся битов D6/D2

При чтении переключающихся битов статуса, необходимо прочитать D6 / D2 дважды, чтобы определить, изменяется бит или нет. Обычно после первого чтения сохраняется значение переключающегося бита. После второго чтения сравнивается новое значение статусного бита с первым прочитанным. Если статусный бит не меняется, то операция программирования или стирания завершена. В следующем цикле чтения можно прочитать данные с D7– D0.

Однако, если после двух циклов чтения, определяется, что статусный бит изменяется, то необходимо прочитать значение бита D5. Если этот бит, установлен в «единицу», необходимо ещё раз определить переключается статусный бит или нет, так как переключения могли завершиться. Если бит статуса больше не переключается,

операция стирания или программирования успешно завершена. Если переключающийся бит всё ещё изменяется, то операция не была успешно завершена, и необходимо подать команду сброса «Reset» для возврата микросхемы в режим чтения массива данных.

По подобному алгоритму необходимо продолжать отслеживание переключающегося бита, если D2 или D6 переключаются и D5 не установлен в «единицу». В качестве альтернативы, можно выполнять другие свои задачи, а по их завершению определить статус операции.

На Рисунок приведена блок-схема алгоритма опроса переключающегося бита.

На Рисунке 7 приведена временная диаграмма переключения статусных бит D6 / D2.




Рисунок 7 – Временная диаграмма переключения статусных бит D6 / D2

#### 4.2.12.5 Бит превышения времени операции D5

Бит D5 позволяет определить, превысила ли операция программирования или стирания отведённый для неё интервал времени. При превышении отведённого на операцию времени бит D5 устанавливается в «единицу». Эта ситуация показывает, что операция программирования или стирания не была завершена успешно.

Такая ошибка может возникнуть, если попытаться запрограммировать «единицы» в ячейку, где ранее были запрограммированы «нули». Только операция стирания может изменить содержимое ячейки из «нуля» в «единицу». При таких условиях микросхема останавливает операцию и, когда время операции превысит допустимое, устанавливается бит D5 в «единицу».

В такой ситуации необходимо подать команду сброса «Reset» для возврата микросхемы в режим чтения массива данных.

#### 4.2.12.6 Таймер паузы при стирании сектора D3

После записи командной последовательности стирания сектора можно прочитать бит D3, чтобы определить, началась операция стирания или нет. Этот бит не применим для команд стирания страницы и всей микросхемы.

Если выбираются дополнительные сектора для стирания, время ожидания 50 мкс повторяется после каждой дополнительной команды стирания сектора. Когда время ожидания завершено, бит D3 переключается из «нуля» в «единицу».

После записи командной последовательности стирания сектора необходимо прочитать состояние статусных бит D7 или D6, чтобы определить приняла ли микросхема команду, а затем считать D3. Если D3 в «единице», то внутренний цикл

программирования начался. Все другие команды, игнорируются, пока операция стирания не завершится. Если D3 в «нуле», то микросхема может принимать дополнительные команды стирания сектора. Чтобы быть уверенным, что команда принята, необходимо проверять состояние D3, перед каждой следующей командной последовательностью стирания сектора. Если при повторной проверке D3 в «единице», последняя командная последовательность может быть не принята. В таблице 7 показаны состояния бита D3 для различных операций.

### 4.3 Режим работы по последовательному интерфейсу

Модуль памяти может управляться хост-контроллером, который обычно выдаёт инструкции в режиме SPI мастер. SPI мастер соединяется с модулем памяти с помощью шины SPI состоящей из четырёх линий: nCS, SCK, SI, SO. Для работы по последовательному интерфейсу SPI необходимо подать на сигнал SEL IF напряжение высокого уровня U<sub>ИН</sub>.

SPI протокол имеет четыре режима работы (0, 1, 2 или 3), различие между которыми заключается в полярности и фазе сигнала SCK. Модуль памяти поддерживает два наиболее часто применяемых режима 0 и 3. Временная диаграмма режимов SPI 0 и 3 приведена на рисунке ниже (Рисунок ). Различие между ними заключается в неактивном состоянии линии SCK (когда мастер SPI в режиме отсутствия передачи данных). В обоих этих режимах данные всегда захватываются с шины по переднему фронту SCK и всегда выставляются на шину по заднему фронту SCK.




Рисунок 7 – Временная диаграмма режимов SPI 0 и 3

#### 4.3.1 Команды и адресация

Допустимые инструкции или операции всегда должны начинаться установкой в активное состояние линии nCS. После того как nCS установлен, хост-контроллер должен выставить на шину SPI достоверный 8-ми разрядный код операции. Затем в зависимости от типа операции, выставляются адрес и (или) данные, тактируемые хост-контроллером. Все коды операций, адреса и данные передаются на шину старшими разрядами вперёд (MSB). Операция заканчивается переводом линии nCS в неактивное состояние.

Коды операций, не поддерживаемые модулем памяти, игнорируются, и операция не стартует. Микросхема также игнорирует данные на входе SI до тех пор, пока не стартует следующая операция (nCS линия должна быть установлена в неактивное состояние, а затем переведена в активное состояние). Если линия nCS переводится в неактивное состояние, прежде чем закончится передача кода операции и адресной информации, операция не начнётся и модуль памяти вернётся в неактивное состояние для ожидания следующей операции.

Для передачи адреса, состоящего из адресных бит A21-A0, необходимо послать три байта информации по шине SPI. Адресные биты A23-A22, передаваемые по шине всегда игнорируются, так как максимально адресуемый диапазон адресов устройства памяти 000000h-3FFFFFFh.

Перечень поддерживаемых команд приведён ниже (Таблица 8). Описание команд приведено в последующих разделах.

**Таблица 8 – Перечень поддерживаемых команд**

Команда	Код команды	Частота, МГц	Байт адреса	Байт фиктивных	Байт данных
Read Array	03h 0000 0011	до 10	3	0	1
	0Bh 0000 1011	до 33	3	1	1
Sector Erase	D8h 1101 1000	до 40	3	0	0
Chip Erase	60h 0110 0000	до 40	0	0	0
Page Erase	23h 0010 0000	до 40	3	0	0
Word Program	02h 0000 0010	до 40	3	0	2
Buffer Program	B2h 1011 0010	до 40	3	0	256
Write Enable	06h 0000 0110	до 40	0	0	0
Write Disable	04h 0000 0100	до 40	0	0	0
Protect Sector	36h 0011 0110	до 40	3	0	0
Unprotect Sector	39h 0011 1001	до 40	3	0	0
Read Sector Protection Register	3Ch 0011 1100	до 33	3	0	1
Read Status Register	05h 0000 0101	до 33	0	0	1
Write Status Register	01h 0000 0001	до 40	0	0	1
Reset	F0h 1111 0000	до 40	0	0	1
Read ID устройства и производителя	9Fh 1001 1111	до 33	0	0	3

#### 4.3.2 Операция чтения массива данных

Команда Read Array может применяться при чтении непрерывного потока данных из модуля памяти, обеспечивая тактирование на линии SCK, установив стартовый адрес один раз. Модуль памяти содержит внутренний счётчик адреса, который автоматически инкрементируется на каждом периоде тактовых импульсов. Два кода операции (0Bh и 03h) могут быть использованы для команды Read Array. В зависимости от максимальной частоты тактовых сигналов, используются различные коды операций для чтения данных из микросхемы. Код операции 03h используется для частот до 10 МГц, код операции 0Bh используется для частот до 30 МГц.

Для выполнения операции чтения, линия nCS должна быть установлена в активное состояние, и соответствующий код операции передан в микросхему. После передачи кода операции должен быть передан адрес (3 байта), определяющий стартовый адрес первого слова для чтения внутри массива данных. Следом за адресными байтами может передаваться фиктивный байт в зависимости от кода операции, используемой в команде Read Array. Если используется код операции 0Bh, передаётся один фиктивный байт.

После передачи всей необходимой командной последовательности производится считывание данных на линии SO. Данные всегда выставляются старшими разрядами вперёд (MSB). Если считано последнее слово (адрес 3FFFFFFh) массива памяти, микросхема продолжает чтение с начала массива (адрес 000000h). Задержек при этом не происходит.

При установке линии nCS в неактивное состояние операция чтения прекращается, и линия SO переходит в высокоимпедансное состояние. Операция чтения может быть прервана в любой момент.

Временные диаграммы операций чтения с кодом 0Bh и кодом 03h приведены ниже (Рисунок , Рисунок ).



Не обязательно читать полный байт данных.




Рисунок 8 – Операция чтения с кодом 0Bh




Рисунок 9 – Операция чтения с кодом 03h

#### 4.3.3 Операция программирования слова

Команда Word Program позволяет запрограммировать одно слово, состоящее из двух байт данных, в предварительно стёртые ячейки модуля памяти. При стирании все ячейки памяти в слове устанавливаются в состояние логической единицы (значение FFFFh). Перед выполнением команды Word Program необходимо выполнить команду Write Enable, чтобы установить бит WEL регистра статуса в логическую единицу.

Для выполнения команды Word Program необходимо передать в модуль памяти код операции (1 байт: 02h), адрес (3 байта) и данные для программирования (слово из 16 бит). После перевода линии nCS в неактивное состояние микросхема начнёт программирование слова в ячейки памяти с адресом, переданным в команде Word Program. Все 16 бит слова должно быть загружены в модуль памяти полностью прежде, чем линия nCS перейдёт в неактивное состояние. Если это произойдёт раньше, микросхема прервёт операцию. Данные переданные после загрузки слова игнорируются. Перевод линии nCS в неактивное состояние должен происходить на границе байта (кратно 8 бит), в противном случае модуль памяти прервёт операцию, и данные не будут запрограммированы в ячейку памяти.

Если адрес ячейки – в пределах сектора, находящегося в защищённом состоянии, операция программирования не будет выполнена, модуль памяти вернётся в неактивное состояние после перевода линии nCS в логическую единицу, а бит APS регистра статуса установится в логическую единицу. Значение бита WEL в регистре статуса будет сброшено в состояние логического нуля перед началом операции программирования, если команда Word Program принята успешно, даже если адресные биты, переданные в команде, указывают на защищённый сектор. Значение бита WEL в регистре статуса не будет сброшено в состояние логического нуля, если операция программирования прервана неполным адресом или данными.

Максимальное время необходимое для программирования слова – 92 мкс. Это значение соответствует минимальному времени таймаута обращения к микросхеме без отслеживания статуса выполнения операции. Во время операции программирования рекомендуется пользоваться операцией чтения регистра статуса, который показывает состояние занятости модуля памяти. Это позволит сократить время ожидания выполнения операции.

Микросхема включает алгоритм детектирования ошибки при программировании ячейки: если после операции программирования ячейка не содержит ожидаемое значение, бит EPE регистра статуса устанавливается в логическую единицу. Временная диаграмма операции программирования слова приведена ниже (Рисунок ).




Рисунок 10 – Операция программирования слова

#### 4.3.4 Операция программирования буфера

Команда Buffer Program позволяет запрограммировать 128 слов (256 байт) в предварительно стёртые ячейки модуля памяти. При стирании все ячейки памяти в словах устанавливаются в состояние логической единицы (значение FFFFh). Перед выполнением команды Buffer Program необходимо выполнить команду Write Enable, чтобы установить бит WEL регистра статуса в логическую единицу.

Для выполнения команды Buffer Program необходимо передать в модуль памяти код операции (1 байт: B2h), начальный адрес (3 байта) и данные для программирования (128 слов). Младшие 7 бит адреса не учитываются при загрузке данных в буфер. Данные будут загружены с начальным адресом буфера (A6-A0 равны 0) до последнего адреса буфера (A6-A0 равны 1). После перевода линии nCS в неактивное состояние микросхема начнёт программирование данных из буфера в ячейки памяти с начальным адресом, переданным в команде Buffer Program (при этом младшие 7 бит адреса не учитываются и равны 0). Все 128 слова (256 байт) должны быть загружены в модуль памяти полностью прежде, чем линия nCS перейдёт в неактивное состояние. Если это произойдёт раньше, микросхема прервёт операцию. Данные переданные после загрузки 128 слов игнорируются. Перевод линии nCS в неактивное состояние должен происходить на границе байта (кратно 8 бит), в противном случае модуль памяти прервёт операцию, и данные не будут запрограммированы в ячейку памяти. Если адрес ячеек – в пределах сектора, находящегося в защищённом состоянии, операция программирования не будет выполнена, модуль памяти вернётся в неактивное состояние после перевода линии nCS в логическую единицу, а бит APS регистра статуса установится в логическую единицу. Значение бита WEL в регистре статуса будет сброшено в состояние логического нуля перед началом операции программирования, если команда Buffer Program принята успешно, даже если адресные биты, переданные в команде, указывают на защищённый сектор. Значение бита WEL в регистре статуса не будет сброшено в состояние логического нуля, если операция программирования прервана неполным адресом или данными.

Максимальное время необходимое для программирования буфера – 5 мс. Это значение соответствует минимальному времени таймаута обращения к микросхеме без отслеживания статуса выполнения операции. Во время операции программирования рекомендуется пользоваться операцией чтения регистра статуса, который показывает состояние занятости модуля памяти. Это позволит сократить время ожидания выполнения операции.

Микросхема включает алгоритм детектирования ошибки при программировании ячейки: если после операции программирования ячейка не содержит ожидаемое значение, устанавливается бит EPE регистра статуса. Временная диаграмма операции программирования буфера приведена ниже (Рисунок 3).




Рисунок 3 – Операция программирования буфера

### 4.3.5 Операция стирания страницы и сектора

Страница размером 2 Кбайта может быть стёрта (все биты установлены в состояние логической единицы) командой Page Erase. Для выполнения команды используется код операции 20h.

Блок размером 512 Кбайт может быть стёрт (все биты установлены в состояние логической единицы) командой Sector Erase. Для выполнения команды используется код операции D8h.

Прежде чем выполнять команды Page Erase и Sector Erase, необходимо выполнить команду Write Enable для установки бита WEL регистра статуса в состояние логической единицы.

Для выполнения команд Page Erase и Sector Erase необходимо установить в активное состояние линию nCS, передать код операции (1 байт: 20h или D8h) и адрес (3 байта), устанавливающий адрес стираемых страницы или сектора, согласно Таблице 8. Все последующие данные, загружаемые в устройство, игнорируются. После перевода линии nCS в неактивное состояние начинается стирание соответствующего сектора.

Младшие адресные биты A17-A0 не декодируются при определении номера стираемого сектора, поэтому они могут быть в состоянии логического нуля или единицы. Несмотря на то, что младшие адресные биты не декодируются, все три адресных байта должны быть переданы в модуль памяти прежде, чем линия nCS перейдёт в неактивное состояние. Если это произойдёт не на границе байта (кратно восьми бит), микросхема прервёт операцию и стирание не будет выполнено.

Если адресные биты, переданные в команде, указывают на защищённый сектор, команда Page Erase и Sector Erase также не будет выполнена, модуль памяти вернется в неактивное состояние после установки линии nCS в логическую единицу, а бит APS регистра статуса установится в логическую единицу.

Значение бита WEL в регистре статуса будет сброшено в состояние логического нуля перед началом операции стирания, если команды Page Erase и Sector Erase приняты успешно, даже если адресные биты, переданные в команде, указывают на защищённый сектор. Значение бита WEL в регистре статуса не будет сброшено в состояние логического нуля, если операция стирания прервана неполным адресом или данными.

Максимальное время необходимое для стирания страницы / сектора – 74 / 155 мс. Эти значения соответствуют минимальному времени таймаута обращения к микросхеме без отслеживания статуса выполнения операции. Во время операции стирания рекомендуется пользоваться операцией чтения регистра статуса, который показывает состояние занятости модуля памяти. Это позволит сократить время ожидания выполнения операции.

Микросхема выполняет алгоритм детектирования ошибки при стирании страницы или сектора: если операция стирания не выполнена должным образом, устанавливается бит EPE регистра статуса.

Временная диаграмма операции стирания страницы и сектора приведена ниже (Рисунок 4).




Рисунок 4 – Операция стирания страницы и сектора

#### 4.3.6 Операция стирания всей памяти

Вся память может быть стёрта одной операцией, используя команду Chip Erase. Перед выполнением команды Chip Erase необходимо выполнить команду Write Enable, которая устанавливает бит WEL регистра статуса в логическую единицу.

Для выполнения команды Chip Erase необходимо передать в микросхему код операции 60h. При стирании всей памяти нет необходимости передавать в микросхему адресные байты. Любые данные после передачи кода операции будут игнорированы. После перевода линии nCS в логическую единицу начнется процесс стирания всей памяти. nCS должен переключиться на границе байта (кратно восьми бит), в противном случае операция стирания не будет выполнена. Если не все сектора массива памяти находятся в защищённом состоянии, внутренний алгоритм стирает незащищённые сектора, а защищённые игнорирует. Если все сектора массива памяти находятся в защищённом состоянии, команда Chip Erase не будет выполнена, модуль памяти вернётся в неактивное состояние после перевода линии nCS в логическую единицу, а бит APS регистра статуса установится в логическую единицу.

Значение бита WEL в регистре статуса будет сброшено в состояние логического нуля перед началом операции стирания, если команда Chip Erase принята успешно, даже если все сектора массива памяти находятся в защищённом состоянии. Значение бита WEL в регистре статуса не будет сброшено в состояние логического нуля, если операция стирания прервана неполными данными.

Максимальное время необходимое для стирания всей памяти – 2,5 сек. Это значение соответствует минимальному времени таймаута обращения к микросхеме без отслеживания статуса выполнения операции. Во время операции стирания рекомендуется пользоваться операцией чтения регистра статуса, который показывает состояние занятости модуля памяти. Это позволит сократить время ожидания выполнения операции.

Микросхема также выполняет алгоритм детектирования ошибки при стирании сектора: если операция стирания не выполнена должным образом, устанавливается бит EPE регистра статуса.

Временная диаграмма операции стирания всей памяти приведена ниже (Рисунок 5).




Рисунок 5 – Операция стирания всей памяти

### 4.3.7 Операция разрешения записи

Команда Write Enable используется для установки бита WEL регистра статуса в состояние логической единицы. Бит WEL должен быть установлен перед выполнением команд Word/Buffer Program, Page/Sector/Chip Erase, Protect Sector, Unprotect Sector, Write Status Register. Это позволяет выполнять эти команды в два этапа, уменьшая возможность случайного или ошибочного выполнения этих команд. Если бит WEL в регистре статуса не установлен прежде, чем выдаётся одна из этих команд, команда не будет выполнена.

При подаче команды Write Enable линия nCS должна быть в логическом нуле, код операции 06h должен загружаться в модуль памяти. Загрузка адресных байтов в модуль памяти не требуется, все данные, переданные после кода операции, игнорируются. После перехода линии nCS в состояние логической единицы бит WEL регистра статуса устанавливается в логическую единицу. Код операции должен быть полностью загружен в модуль памяти перед изменением сигнала nCS, иначе операция будет прервана и бит WEL не изменится.

Временная диаграмма операции разрешения записи приведена ниже (Рисунок 6).




Рисунок 6 – Операция разрешения записи

### 4.3.8 Операция запрета записи

Команда Write Disable используется для сброса бита WEL регистра статуса в состояние логического нуля. После этого команды Word/Buffer Program, Page/Sector/Chip Erase, Protect Sector, Unprotect Sector, Write Status Register не могут быть выполнены. Другие условия сброса бита WEL, приведены в подразделе «WEL тест».

При выдаче команды Write Disable линия nCS должна быть в логическом нуле, код операции 04h должен загружаться в модуль памяти. Загрузка адресных байтов в модуль памяти не требуется, все данные переданные после кода операции игнорируются. После перехода линии nCS в состояние логической единицы бит WEL регистра статуса сбрасывается в ноль. Код операции должен быть полностью загружен в модуль памяти перед изменением сигнала nCS, иначе операция будет прервана и бит WEL не изменится.

Временная диаграмма операции запрета записи приведена ниже (Рисунок 7).




Рисунок 7 – Операция запрета записи

### 4.3.9 Операция защиты сектора

Каждый физический сектор размером 512 Кбайт имеет соответствующий однобитный регистр защиты сектора, который используется для программного управления защитой сектора. После включения питания каждый регистр защиты сектора по умолчанию находится в состоянии логической единицы, указывающей, что все сектора защищены и не могут быть запрограммированы или стёрты.

Выдача команды Protect Sector с индивидуальным адресом устанавливает соответствующий регистр защиты сектора в состояние логической единицы. В таблице ниже указаны два возможных состояния регистра защиты сектора.

**Таблица 9 – Значения регистра защиты сектора**


Значение	Статус защиты сектора
0	Сектор не защищён и может быть запрограммирован или стёрт
1	Сектор защищён и не может быть запрограммирован или стёрт. Значение по умолчанию.

Перед выдачей команды Protect Sector необходимо командой Write Enable установить бит WEL в состояние логической единицы. При подаче команды Protect Sector линия nCS устанавливается в состояние логического нуля и код операции (1 байт: 36h) загружается в устройство памяти, следом за ним адрес (3 байта), указывающий на любую ячейку в пределах защищаемого сектора. Любые дополнительные данные, передаваемые в устройство памяти, после этого игнорируются. После перевода линии nCS в логическую единицу, регистр защиты сектора, соответствующий адресу A23-A0, устанавливается в состояние логической единицы, и сектор будет защищён от дальнейших операций записи и стирания. При этом бит WEL регистра статуса сбрасывается в состояние логического нуля.

Полные три байта адреса должны быть загружены в модуль памяти прежде, чем произойдёт переход линии nCS в неактивное состояние. Если состояние линии nCS изменится не на границе байта (кратно восьми бит), модуль памяти прервёт операцию. Когда модуль памяти прерывает операцию защиты сектора, состояние регистра защиты сектора не меняется, бит WEL регистра статуса не сбрасывается.

Для защиты от случайного или ошибочного снятия, или установки защиты сектора имеется возможность блокировки регистра защиты сектора от изменения с помощью бита SPRL регистра статуса (смотри описание регистра статуса). Если регистр защиты сектора заблокирован, любая попытка подачи команды Protect Sector будет игнорироваться, микросхема сбросит бит WEL регистра статуса обратно в логический ноль и вернется в неактивное состояние при изменении сигнала nCS.

Временная диаграмма операции защиты сектора приведена ниже (Рисунок 8).



**Рисунок 8 – Операция защиты сектора**

#### 4.3.10 Операция снятия защиты сектора

Подача команды Unprotect Sector с индивидуальным адресом сбрасывает соответствующий регистр защиты сектора в состояние логического нуля. Каждый физический сектор модуля памяти имеет соответствующий однобитный регистр защиты сектора, который используется для программного управления защитой сектора.

Перед подачей команды Unprotect Sector необходимо командой Write Enable установить бит WEL в состояние логической единицы. При подаче команды Unprotect Sector линия nCS устанавливается в состояние логического нуля и код операции (1 байт: 39h) загружается в модуль памяти, затем загружается адрес (3 байта), указывающий на ячейку в пределах разблокируемого сектора. Любые дополнительные данные, передаваемые в модуль памяти после этого, игнорируются. После перевода линии nCS в логическую единицу регистр защиты сектора, соответствующий адресу A23-A0, сбрасывается в состояние логического нуля, и защита сектора снимается. При этом бит WEL регистра статуса сбрасывается в состояние логического нуля.

Полные три байта адреса должны быть загружены в модуль памяти прежде, чем произойдёт переход линии nCS в неактивное состояние. Если состояние линии nCS изменится не на границе байта (кратно восьми бит), модуль памяти прервёт операцию. Когда модуль памяти прерывает операцию снятия защиты сектора, состояние регистра защиты сектора не меняется, бит WEL регистра статуса не сбрасывается.

Для защиты от случайного или ошибочного снятия, или установки защиты сектора имеется возможность блокировки регистра защиты сектора от изменения с помощью бита SPRL регистра статуса (смотри описание регистра статуса). Если регистр защиты сектора заблокирован, любая попытка выдачи команды Unprotect Sector будет игнорироваться, микросхема сбросит бит WEL регистра статуса обратно в логический ноль и вернется в неактивное состояние при изменении сигнала nCS.

Временная диаграмма операции снятия защиты сектора приведена ниже (Рисунок 9).




Рисунок 9 – Операция снятия защиты сектора

#### 4.3.11 Операция чтения регистра защиты сектора

Регистр защиты сектора может быть прочитан для определения текущего статуса защиты каждого сектора.

Для чтения регистра защиты определённого сектора линия nCS должна быть в активном состоянии и код операции (1 байт: 3Ch) загружен в модуль памяти. После загрузки кода операции загружается адрес (3 байта), указывающий на ячейку в пределах сектора. После загрузки последнего байта адреса модуль памяти начинает выдачу данных на линию SO на каждом периоде частоты SCK. На выходе данных повторяются байты FFh или 00h, указывающие на соответствующее значение регистра защиты сектора.

При высокой частоте SCK первый байт данных на линии SO может быть некорректным, следовательно, необходимо получить не менее двух байт с линии SO, чтобы корректно определить состояние соответствующего регистра защиты сектора.

Ниже приведены выходные данные при чтении регистра защиты сектора (Таблица 10).


**Таблица 10 – Выходные данные при чтении регистра защиты сектора**

Выходные данные	Значение регистра защиты сектора
00h	Значение регистра защиты сектора 0 (сектор не защищён)
FFh	Значение регистра защиты сектора 1 (сектор защищён)

Перевод линии nCS в неактивное состояние прерывает операцию чтения и переводит линию SO в высокоимпедансное состояние. Линия nCS может перейти в неактивное состояние в любой момент времени, чтение полного байта не требуется.

В дополнение к чтению индивидуального регистра защиты сектора в регистре статуса биты SWP позволяют определить, что все, часть секторов или ни один из секторов не защищены от изменения.

Временная диаграмма операции чтения регистра защиты сектора приведена ниже ( **Рисунок 10**).




**Рисунок 10 – Операция чтения регистра защиты сектора**

#### 4.3.12 Операция чтения регистра статуса

Регистр статуса может быть прочитан для определения состояния модуля памяти ready/busy, а также статуса многих других функций. Регистр статуса может быть прочитан в любое время, даже во время выполнения внутренних операций программирования и стирания.

Для чтения регистра статуса необходимо установить линию nCS в активное состояние и выдать код операции (1 байт: 05h) в модуль памяти. После выдачи кода операции модуль памяти выставляет данные регистра статуса на линию SO на каждом такте частоты SCK. После выгрузки байта выдача данных повторяется до тех пор, пока линия nCS остаётся в активном состоянии и присутствуют импульсы на выводе SCK. Данные регистра статуса постоянно обновляются, поэтому повторное чтение приведёт к выдаче новых данных.

Временная диаграмма операции чтения регистра статуса приведена ниже (



**Рисунок 11).**






Рисунок 11 – Операция чтения регистра статуса

Перевод линии nCS в неактивное состояние прерывает операцию чтения регистра статуса и переводит линию SO в высокоимпедансное состояние. Изменение состояния линии nCS может происходить в любое время, чтения полного байта данных не требуется.

Назначение бит регистра статуса приведено ниже (**Ошибка! Источник ссылки не найден.**11).

Таблица 11 – Назначение бит регистра статуса

Номер бита	Название бита		Доступ	Описание	
7	SPRL	Блокировка регистров защиты сектора	R/W	0	Регистры защиты сектора не заблокированы (по умолчанию)
				1	Регистры защиты сектора заблокированы
6	RSTE	Разрешение сброса	R/W	0	Команда сброса запрещена (по умолчанию)
				1	Команда сброса разрешена
5	EPE	Ошибка стирания/записи	R	0	Операция стирания или записи завершилась успешно
				1	Обнаружена ошибка во время операции записи или стирания
4	APS	Попытка стирания/записи в защищенном секторе	R	0	Стирание/запись в сектор разрешена
				1	Обнаружена попытка стирания/записи в заблокированном секторе или при nWP=0
3:2	SWP	Состояние защищённости секторов	R	00	Все сектора не защищены (состояние всех регистров защиты сектора логический ноль)
				01	Некоторые сектора защищены. Чтение индивидуальных регистров защиты секторов позволяет определить, какие сектора защищены.
				10	Зарезервированы для будущего использования
				11	Все сектора защищены (состояние всех регистров защиты секторов логическая единица – по умолчанию)
1	WEL	Бит состояния доступа в микросхему	R	0	Микросхема не доступна для записи (по умолчанию)
				1	Микросхема доступна для записи
0	RDY/BSY	Бит состояния готовности микросхемы	R	0	Микросхема готова
				1	Микросхема занята внутренней операцией

**Примечания:**

- 1 Только биты 7 и 6 регистра статуса могут быть модифицированы командой Write Status Register.
- 2 R/W – чтение и запись; R – только чтение

#### **4.3.12.1 SPRL бит**

Этот бит применяется для контроля модификации регистров защиты секторов. Если SPRL в состоянии логической единицы, все регистры защиты секторов заблокированы и не могут быть модифицированы командами Protect Sector и Unprotect Sector (микросхема игнорирует эти команды). Если SPRL в состоянии логического нуля, все регистры защиты секторов разблокированы и могут быть модифицированы командами Protect Sector и Unprotect Sector. После включения питания бит SPRL по умолчанию в состоянии логического нуля. Команда Reset не влияет на состояние бита SPRL. Для изменения состояния бита SPRL применяется команда Write Status Register.

#### **4.3.12.2 RSTE бит**

Этот бит применяется для разрешения или запрета на выполнение команды Reset. Когда RSTE в состоянии логического нуля (значение по умолчанию после сброса), команда Reset запрещена, и любые попытки сбросить микросхему этой командой игнорируются. Когда бит RSTE в состоянии логической единицы, команда Reset разрешена.

Состояние бита RSTE сохраняется до тех пор, пока на микросхему подано питание. Если бит установлен в состояние логической единицы, его можно модифицировать командой Write Status Register, либо снятием, а затем подачей питания на микросхему. Команда Reset не изменяет состояние бита RSTE.

#### **4.3.12.3 EPE бит**

Этот бит показывает, завершилась ли операция стирания или записи успешно. Если хотя бы один байт во время операции стирания или записи не стёрт или не запрограммирован должным образом, бит EPE устанавливается в состояние логической единицы. Если операция стирания или записи была прервана командой Reset бит EPE также устанавливается в состояние логической единицы. Бит EPE не устанавливается в единицу, если операция стирания или программирования прервана при попытке стереть или записать защищённый сектор, или, если бит WEL не установлен перед операцией программирования или стирания. Бит EPE сбрасывается перед началом каждой операции программирования и стирания.

#### **4.3.12.4 APS бит**

Этот бит показывает, завершилась ли операция стирания или записи неуспешно из-за попытки доступа к заблокированному сектору. Если стирается заблокированный сектор командой Sector Erase или страница в этом секторе командой Page Erase или производится запись в этот сектор командами Word/Buffer Program, бит APS устанавливается в состояние логической единицы. Если все сектора заблокированы при стирании всей памяти командой Chip Erase, бит APS устанавливается в состояние логической единицы. Бит APS сбрасывается перед началом каждой операции программирования и стирания.

#### **4.3.12.5 SWP биты**

Эти биты обеспечивают обратную связь при определении состояния защиты модуля памяти. Возможны три комбинации битов SWP, показывающие, что модуль памяти не защищён, частично или полностью защищён. Если биты SWP указывают, что некоторые сектора защищены, для определения этих секторов требуется чтение индивидуальных регистров защиты сектора с помощью команды Read Sector Protection Register.

#### 4.3.12.6 WEL бит

Этот бит показывает текущий статус внутреннего состояния разрешения записи. Когда бит WEL в состоянии логического нуля, модуль памяти не доступен для таких команд, как Word/Buffer Program, Page/Sector/Chip Erase, Protect Sector, Unprotect Sector, Write Status Register. После включения питания бит WEL в состоянии логического нуля. Бит WEL может быть сброшен автоматически в ноль при следующих условиях:

- Успешное завершение команды Write Disable;
- После корректной подачи команды Write Status;
- После корректной подачи команды Protect Sector;
- После корректной подачи команды Unprotect Sector;
- После корректной подачи команды Word Program;
- После корректной подачи команды Page Erase;
- После корректной подачи команды Sector Erase;
- После корректной подачи команды Chip Erase;

#### 4.3.12.7 RDY/BSY бит

Этот бит применяется для определения выполнения внутренней операции программирования или стирания. Опрос этого бита детектирует завершение цикла записи или стирания, новые данные регистра статуса должны постоянно выгружаться по сигналу SCK, пока состояние бита RDY/BSY не измениться из единицы в ноль.

#### 4.3.13 Операция записи регистра статуса

Эта операция необходима для модификации бит SPRL и RSTE регистра статуса. Перед выполнением команды Write Status Register необходимо выдать команду Write Enable для установки бита WEL регистра статуса в логическую единицу.

При выполнении команды Write Status Register линия nCS должна быть в активном состоянии и код операции 01h должен быть загружен в микросхему вместе с одним байтом данных. Только биты 7 и 6 байта данных воспринимаются модулем памяти, остальные биты могут принимать любое значение. Любые дополнительные байты данных, посылаемые после этого модулю памяти, игнорируются. После перевода линии nCS в неактивное состояние биты SPRL и RSTE модифицируются, бит WEL регистра статуса сбрасывается в состояние логического нуля.

Полный байт данных должен быть загружен в модуль памяти перед изменением состояния линии nCS, то есть на границе байта (кратно восьми бит), иначе микросхема прервёт операцию, состояние бит SPRL и RSTE не измениться, значение бита WEL регистра статуса сброситься в логический ноль.

Временная диаграмма операции записи регистра статуса приведена ниже (Рисунок ).




Рисунок 20 – Операция записи регистра статуса

#### 4.3.14 Операция сброса

В некоторых приложениях необходимо преждевременно прервать операцию стирания или записи. Команда Reset позволяет немедленно прервать операцию стирания или записи и вернуть модуль памяти в неактивное состояние. Для этого нет необходимости в передаче команды Write Enable перед выдачей команды Reset. То есть, команда Reset не зависит от состояния бита WEL регистра статуса.

Команда Reset может быть выполнена только в том случае, если она разрешена установкой бита RSTE в логическую единицу. Если команда Reset не разрешена (RSTE в состоянии логического нуля), любые попытки выполнить команду Reset игнорируются.

При выполнении команды Reset линия nCS должна быть в активном состоянии, код операции F0h загружен в модуль памяти. Адресные байты не передаются в этой команде, но необходимо передать подтверждающий байт D0h сразу после кода операции. Любые дополнительные байты, передаваемые в модуль памяти после подтверждающего байта, игнорируются. Когда линия nCS переходит в неактивное состояние, текущая операция стирания / записи прерывается в пределах времени 170 / 25 мкс. Если операция стирания или записи прерывается, таким образом, результат её корректного выполнения не гарантируется.

Категорически не рекомендуется прерывать операции стирания / записи, поскольку это может снизить количество возможных циклов перезаписи и уменьшить ресурс микросхемы.

Команда Reset не оказывает влияния на регистры защиты секторов или биты SPRL и RSTE регистра статуса. Однако бит WEL будет сброшен в состояние по умолчанию.

Код операции и подтверждающий байт должны быть полностью загружены в модуль памяти перед изменением линии nCS, то есть на границе байта (кратно восьми бит) иначе операция сброса не будет выполнена.

Временная диаграмма операции сброса приведена ниже (Рисунок 12).




Рисунок 12 – Операция сброса

#### 4.3.15 Операция чтения ID кодов производителя и микросхемы

Идентификационная информация может быть считана из модуля памяти, позволяя идентифицировать микросхему в системе.

При чтении идентификационной информации линия nCS должна быть в активном состоянии, код операции 9Fh загружается в модуль памяти. После этого модуль памяти начинает выдачу идентификационных данных на линию SO на каждом такте линии SCK. Первые два выходных байта – ID код производителя, следующий байт – ID код микросхемы. После этого происходит повтор выдачи данных до перевода линии nCS в неактивное состояние, которое прекращает операцию чтения ID кодов и переводит линию SO в высокоимпедансное состояние. Изменение линии nCS возможно в любое время, то есть чтение полного байта не требуется.

Временная диаграмма операции чтения ID кодов приведена ниже (Рисунок 13).




Рисунок 13 – Операция чтения ID кодов.

#### 4.3.16 Аппаратный сброс

Аппаратный сброс по сигналу nRESET производит сброс всех регистров микросхемы (в том числе регистр защиты секторов и биты регистра статуса), позволяет немедленно прервать любую внутреннюю операцию и перевести микросхему в неактивное состояние. Категорически не рекомендуется производить аппаратный сброс во время выполнения внутренних операций программирования / стирания. Это может снизить количество возможных циклов перезаписи и уменьшить ресурс микросхемы.

После подачи на вход nRESET напряжения  $U_{IL}$  микросхема находится в состоянии сброса. В этом состоянии микросхема игнорирует любые управляющие сигналы, подаваемые на входы микросхемы. При подаче напряжения  $U_{IH}$  на вход nRESET микросхема переходит в неактивное состояние (ожидание команды) через время равное 15 мкс.

### 4.4 Режим пониженного энергопотребления

Режим пониженного энергопотребления позволяет перевести микросхему в состояние с минимальным потреблением энергии. Когда устройство находится в этом режиме, все команды поданные на входы микросхемы будут игнорироваться. Выходы микросхемы находятся в третьем состоянии.

Чтобы войти в этот режим необходимо подать на вывод PWR\_DN напряжение  $U_{IH}$ . Устройство перейдет в режим пониженного энергопотребления через время  $T_{PWR\_DN}$ .

Для выхода из режима необходимо подать на вывод PWR\_DN напряжение  $U_{IL}$ . Устройство перейдет через время  $T_{REC}$  в рабочий режим заданный выводом SEL\_IF.

Категорически не рекомендуется переводить микросхему в режим пониженного энергопотребления до завершения внутренних операций программирования / стирания. Это может снизить количество возможных циклов перезаписи и уменьшить ресурс микросхемы. Разрешается подавать на вывод PWR\_DN напряжение  $U_{IH}$  не ранее чем через время  $T_{H(PWR\_DNL)}$  после завершения последней операции.



## 5 Временные диаграммы




Рисунок 14 – Временная диаграмма цикла чтения 1.  
Управление по ALE.




Рисунок 15 – Временная диаграмма цикла чтения 2.  
Управление по nOE при  $U_{ALE} = U_{IH}$  на протяжении цикла чтения.




Рисунок 16 – Временная диаграмма записи командной последовательности программирования/стирания 1 (Показаны первый и два последних цикла последовательности).

Управление по nWE.  $U_{nOE} = U_{IH}$ ,  $U_{ALE} = U_{IH}$ ,  $U_{nCE} = U_{IL}$  на протяжении цикла записи.






Рисунок 17 – Временная диаграмма записи командной последовательности программирования/стирания 2. (Показаны первый и два последних цикла последовательности).  
Управление по ALE и nWE.  $U_{nOE}=U_{IH}$ ,  $U_{nCE} = U_{IL}$




Рисунок 18 – Временная диаграмма записи последовательного канала SPI




Рисунок 19 – Временная диаграмма чтения последовательного канала SPI




Рисунок 20 – Временная диаграмма включения/отключения напряжения питания и режим пониженного энергопотребления



## 6 Электрические параметры микросхемы

Таблица 12 – Электрические параметры микросхем при приёмке и поставке

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температу- ра среды, °C
		не менее	не более	
Выходное напряжение высокого уровня, В	$U_{OH}$	2,4	–	25, 125, минус 60
Выходное напряжение низкого уровня, В	$U_{OL}$	–	0,4	
Ток утечки низкого уровня на входе, мкА	$I_{ILL}$	-10	10	
Ток утечки высокого уровня на входе, мкА	$I_{ILH}$	-10	10	
Ток высокого уровня по входам, с резистором доопределения, мкА	$I_{IH}$	20	75	
Ток низкого уровня по входам, с резистором доопределения, мкА	$I_{IL}$	20	75	
Выходной ток низкого уровня в состоянии «Выключено», мкА	$I_{ozL}$	-10	10	
Выходной ток высокого уровня в состоянии «Выключено», мкА	$I_{ozH}$	-10	10	
Ток потребления в режиме хранения, мА КМОП уровни на входах	$I_{CCS}$	–	2*	
Ток потребления в режиме пониженного энергопотребления (PWR_DN = 1), мкА	$I_{CCS1}$	–	100*	
Динамический ток потребления, мА при $I_o = 0$ мА	$I_{OCC}$	–	50*	
Время выборки данных по сигналу ALE, нс	$t_{A(ALE)}$	–	50*	
Время выборки данных по сигналу nOE, нс	$t_{A(nOE)}$	–	25*	
Время выборки данных по сигналу nOE при ALE=1, нс	$t_{A1(nOE)}$	–	50*	
Время выборки данных по спаду сигнала SCK, нс	$t_{A(SCK)}$	–	15*	

Микросхемы должны быть устойчивы к воздействию статического электричества с потенциалом не менее 1000 В.

Число циклов программирования/стирания данных  $N_{PR}$  при  $T=125$  °C – 10 000.

Время хранения информации  $t_{DR}$  при  $T=125$  °C – 10 лет.

## 7 Предельно-допустимые и предельные параметры

Таблица 13 – Предельно-допустимые электрические режимы эксплуатации и предельные электрические режимы микросхем

Наименование параметра, единица измерения	Буквенное обозначение параметра	Норма параметра <sup>1</sup>			
		Предельно-допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
Напряжение питания, В	U <sub>CC</sub>	3,0	3,6	-	3,9
Входное напряжение низкого уровня, В	U <sub>IL</sub>	0	0,8	минус 0,3	-
Входное напряжение высокого уровня, В	U <sub>IH</sub>	2,4	U <sub>CC</sub>	-	U <sub>CC</sub> +0,3
Выходной ток низкого уровня, мА	I <sub>OL</sub>	-	4	-	8
Выходной ток высокого уровня, мА	I <sub>OH</sub>	минус 4	-	минус 8	-
Емкость нагрузки выходов, пФ	C <sub>L</sub>	-	5	-	-
Напряжение низкого уровня, прикладываемое к выходу в состоянии «Выключено», В	U <sub>OLZ</sub>	0	-	минус 0,3	-
Напряжение высокого уровня, прикладываемое к выходу в состоянии «Выключено», В	U <sub>OHZ</sub>	-	U <sub>CC</sub>	-	U <sub>CC</sub> +0,3
Время стирания страницы, мс	t <sub>W_ER_PAGE</sub>	75 <sup>2</sup>	-	-	-
Время стирания сектора, мс	t <sub>W_ER_SEC</sub>	160 <sup>2</sup>	-	-	-
Время стирания микросхемы, с	t <sub>W_ER_CHIP</sub>	2,56 <sup>2</sup>	-	-	-
Время программирования слова, мкс	t <sub>W_PROG</sub>	92 <sup>2</sup>	-	-	-
<b>Параллельный интерфейс</b>					
Время цикла считывания информации, нс	t <sub>CYR</sub>	70*	-	-	-
Время цикла записи, нс	t <sub>CYW</sub>	70*	-	-	-
Длительность сигнала ALE высокого уровня, нс	t <sub>WH(ALE)</sub>	10*	-	-	-
Длительность сигнала ALE низкого уровня, нс	t <sub>WL(ALE)</sub>	60*	-	-	-
Длительность сигнала nOE высокого уровня, нс	t <sub>WH(nOE)</sub>	10*	-	-	-
Длительность сигнала nOE низкого уровня, нс	t <sub>WL(nOE)</sub>	60*	-	-	-
Длительность сигнала nWE высокого уровня, нс	t <sub>WH(nWE)</sub>	10*	-	-	-
Длительность сигнала nWE низкого уровня, нс	t <sub>WL(nWE)</sub>	60*	-	-	-

Наименование параметра, единица измерения	Буквенное обозначение параметра	Норма параметра <sup>1</sup>			
		Предельно-допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
Время установления адреса относительно спада сигнала ALE, нс	$t_{S(A-ALEL)}$	0*	–	–	–
Время удержания адреса относительно спада сигнала ALE, нс	$t_{H(A-ALEL)}$	10*	–	–	–
Время установления сигнала nCE низкого уровня относительно спада сигнала ALE, нс	$t_{S(nCEL-ALEL)}$	0*	–	–	–
Время удержания сигнала nCE низкого уровня относительно фронта сигнала ALE, нс	$t_{H(nCEL-ALEH)}$	5*	–	–	–
Время установления сигнала nOE высокого уровня относительно спада сигнала ALE, нс	$t_{S(nOEH-ALEL)}$	5*	–	–	–
Время установления сигнала nWE высокого уровня относительно спада сигнала ALE, нс	$t_{S(nWEH-ALEL)}$	5*	–	–	–
Время удержания сигнала nWE высокого уровня относительно фронта сигнала ALE, нс	$t_{H(nWEH-ALEH)}$	5*	–	–	–
Время удержания сигнала ALE низкого уровня относительно фронта сигнала nOE, нс	$t_{H(ALEL-nOEH)}$	0*	–	–	–
Время установления адреса относительно спада сигнала nOE, нс	$t_{S(A-nOEL)}$	0*	–	–	–
Время удержания адреса относительно спада сигнала nOE, нс	$t_{H(A-nOEL)}$	10*	–	–	–
Время установления сигнала nCE низкого уровня относительно спада сигнала nOE, нс	$t_{S(nCEL-nOEL)}$	0*	–	–	–
Время удержания сигнала nCE низкого уровня относительно фронта сигнала nOE, нс	$t_{H(nCEL-nOEH)}$	5*	–	–	–
Время установления сигнала nWE высокого уровня относительно спада сигнала nOE, нс	$t_{S(nWEH-nOEL)}$	5*	–	–	–
Время удержания сигнала nWE высокого уровня относительно фронта сигнала nOE, нс	$t_{H(nWEH-nOEH)}$	5*	–	–	–
Время установления адреса относительно спада сигнала nWE, нс	$t_{S(A-nWEL)}$	0*	–	–	–
Время удержания адреса относительно спада сигнала nWE, нс	$t_{H(A-nWEL)}$	10*	–	–	–
Время установления сигнала nCE низкого уровня относительно спада сигнала nWE, нс	$t_{S(nCEL-nWEL)}$	0*	–	–	–

Наименование параметра, единица измерения	Буквенное обозначение параметра	Норма параметра <sup>1</sup>			
		Предельно-допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
Время удержания сигнала nCE низкого уровня относительно фронта сигнала nWE, нс	$t_{H(nCEL-nWEH)}$	5*	–	–	–
Время установления сигнала nOE высокого уровня относительно спада сигнала nWE, нс	$t_{S(nOEH-nWEL)}$	5*	–	–	–
Время удержания сигнала nOE высокого уровня относительно фронта сигнала nWE, нс	$t_{H(nOEH-nWEH)}$	5*	–	–	–
Время установления входных данных относительно фронта сигнала nWE, нс	$t_{S(D-nWEH)}$	20*	–	–	–
Время удержания входных данных относительно фронта сигнала nWE, нс	$t_{H(D-nWEH)}$	5*	–	–	–
Время установления сигнала ALE низкого уровня относительно спада сигнала nWE, нс	$t_{S(ALEL-nWEL)}$	0*	–	–	–
Время удержания сигнала ALE низкого уровня относительно фронта сигнала nWE, нс	$t_{H(ALEL-nWEH)}$	0*	–	–	–
<b>Последовательный интерфейс (SPI)</b>					
Время программирования буфера, мс	$t_{W\_PROG\_BUF}$	5 <sup>2</sup>			
Частота тактового сигнала SPI интерфейса, МГц	$f_{CYC(SCK)}$	–	33*	–	–
Длительность сигнала высокого уровня синхросигнала SCK в режиме записи, нс	$t_{WH(SCK)}$	10*	–	–	–
Длительность сигнала высокого уровня синхросигнала SCK в режиме чтения с кодом 0Bh, нс	$t_{WH1(SCK)}$	10*	–	–	–
Длительность сигнала высокого уровня синхросигнала SCK в режиме чтения с кодом 03h, нс	$t_{WH2(SCK)}$	41*	–	–	–
Длительность сигнала низкого уровня синхросигнала SCK в режиме записи, нс	$t_{WL(SCK)}$	10*	–	–	–
Длительность сигнала низкого уровня синхросигнала SCK в режиме чтения с кодом 03h и 0Bh, нс	$t_{WL1(SCK)}$	15*	–	–	–
Время установления входного сигнала SI относительно фронта синхросигнала SCK, нс	$t_{S(SI-SCK)}$	5*	–	–	–

Наименование параметра, единица измерения	Буквенное обозначение параметра	Норма параметра <sup>1</sup>			
		Предельно-допустимый режим		Предельный режим	
		не менее	не более	не менее	не более
Время удержания входного сигнала SI относительно фронта синхросигнала SCK, нс	$t_{H(SI-SCK)}$	5*	–	–	–
Время установления низкого/высокого уровня сигнала nCS относительно фронта синхросигнала SCK, нс	$t_{S(nCS-SCK)}$	10*	–	–	–
Время удержания низкого/высокого уровня сигнала nCS относительно фронта синхросигнала SCK, нс	$t_{H(nCS-SCK)}$	10*	–	–	–
Длительность высокого уровня сигнала nCS, нс	$t_{WH(nCS)}$	25*	–	–	–
<p>Примечания</p> <p>1 Не допускается одновременное задание нескольких предельных режимов.</p> <p>2 Приведенное значение соответствует минимальному времени таймаута обращения к микросхеме без отслеживания статуса выполнения операции. Для сокращения этого времени рекомендуется пользоваться операциями чтения статусных битов и регистра статуса.</p>					



## 8 Справочные параметры микросхемы

Таблица 14 – Справочные параметры микросхем

Наименование параметра, единица измерения, режим измерения	Буквенное обозначение параметра	Норма параметра		Температу- ра среды, °C
		не менее	не более	
Время от подачи напряжения питания до первого обращения к микросхеме, мкс	tPWR_ON	250*	–	25, 125, минус 60
Время удержания напряжения питания относительно последней завершенной операции, мкс	tH(PWR_OFF)	0*	–	
Время удержания сигнала PWR_DN в низком уровне относительно последней завершенной операции, мкс	tH(PWR_DNL)	0*	–	
Время перехода микросхемы в режим пониженного энергопотребления, мкс	tPWR_DN	–	15*	
Время выхода микросхемы из режима пониженного энергопотребления, мкс	tREC	–	30*	
Последовательный интерфейс (SPI)				
Время задержки распространения сигнала данных при переходе выхода из состояния низкого (высокого) уровня в состояние «Выключено» по фронту сигнала nCS, нс	tPHZ(nCS-SO) tPLZ(nCS-SO)	–	11*	25, 125, минус 60
Время задержки распространения сигнала данных при переходе выхода из состояния «Выключено» в состояние низкого (высокого) уровня по спаду сигнала SCK, нс	tPZH(SCK-SO) tPZL(SCK-SO)	0*	–	
Время сохранения выходных данных после спада сигнала SCK, нс	tV(SCK)	0*	–	
Параллельный интерфейс				
Время задержки распространения сигнала данных при переходе выхода из состояния низкого (высокого) уровня в состояние «Выключено» по фронту сигнала nOE, нс	tPHZ(nOE-D) tPLZ(nOE-D)	–	20*	25, 125, минус 60
Время задержки распространения сигнала данных при переходе выхода из состояния «Выключено» в состояние низкого (высокого) уровня по спаду сигнала nOE, нс	tPZH(nOE -D) tPZL(nOE -D)	5*	–	
Время сохранения выходных данных после спада сигнала nOE, нс	tV(nOE -D)	3*	–	

## 9 Типовые зависимости

Раздел находится в разработке.

## 10 Указания по применению и эксплуатации

Указания по применению и эксплуатации микросхем – по ОСТ В 11 0998 с дополнениями и уточнениями, приведенными в настоящем разделе.

10.1 При ремонте аппаратуры и измерении параметров микросхем замену микросхем необходимо проводить только при отключенных источниках питания.

10.2 Рекомендуемая длительность фронта подачи напряжения питания на микросхему не менее 20 мкс. Время до начала первого обращения к памяти не менее  $t_{PWR\_ON}$  от достижения 90 % значения напряжения питания. До истечения времени  $t_{PWR\_ON}$  микросхему необходимо перевести в режим хранения:  $U_{nCE}=U_{IH}$  – для режима работы по параллельному интерфейсу ( $U_{SEL\_IF}=U_{IL}$ );  $U_{nCS}=U_{IH}$  – для режима работы по последовательному интерфейсу ( $U_{SEL\_IF}=U_{IH}$ ).

На рисунке 29 приведена временная диаграмма включения/отключения напряжения питания и режима пониженного энергопотребления.

10.3 Динамические параметры микросхемы гарантируются для времени нарастания/спада входных сигналов не более 5 нс. Предельное значение времени нарастания/спада входных сигналов не более 50 нс.

## 11 Габаритный чертёж микросхемы




Рисунок 31 – Микросхема в корпусе МК 5153.64-1

- 1 Размеры контактных площадок (КП) кристалла (100 × 100) мкм. Материал КП – Al (алюминий).
- 2 Толщина кристалла (0,420 ± 0,015) мм.
- 3 М – маркировка кристалла MLDR182, показана условно.
- 4 Номера КП кристалла, кроме первой, присвоены условно. Расположение КП соответствует топологическому чертежу.

Таблица 14 – Координаты КП

№ КП	Обозначение КП	Координаты КП		№ КП	Обозначение КП	Координаты КП	
		X	Y			X	Y
1	2	3	4	1	2	3	4
1	VSS	-2876,5	103,4	36	VDD3p3	2938,7	312,4
2	D<4>	-2876,5	-269,6	37	D<12>	2938,7	622,4
3	D<5>	-2876,5	-642,6	38	D<13>	2938,7	932,4
4	D<6>	-2876,5	-1015,6	39	D<14>	2938,7	1242,4
5	D<7>	-2876,5	-1388,6	40	D<15>	2938,7	1552,4
6	VDD3p3	-2876,5	-1761,6	41	TST	2938,7	1862,4
8	VSS	-2876,5	-2247,6	42	SEL_IF	2938,7	2172,4
9	A<0>	-2876,5	-2540,6	43	PWR_DN	2938,7	2482,4
10	A<1>	-2515,0	-2839,1	44	A<16>	2563,0	2839,1
11	A<2>	-2197,0	-2839,1	45	A<17>	2289,0	2839,1
12	A<3>	-1879,0	-2839,1	46	A<18>	2015,0	2839,1
13	A<4>	-1561,0	-2839,1	47	A<19>	1741,0	2839,1
14	A<5>	-1243,0	-2839,1	48	A<20>	1467,0	2839,1
15	A<6>	-925,0	-2839,1	49	A<21>	1193,0	2839,1
16	A<7>	-607,0	-2839,1	50	ALE	919,0	2839,1
17	VDD3p3	-289,0	-2839,1	51	VDD3p3	645,0	2839,1
18	VSS	29,0	-2839,1	53	VSS	97,0	2839,1
20	A<8>	665,0	-2839,1	54	nCE	-325,0	2839,1
21	A<9>	983,0	-2839,1	55	nOE	-875,0	2839,1
22	A<10>	1301,0	-2839,1	56	nWE	-1149,0	2839,1
23	A<11>	1619,0	-2839,1	57	SO	-1423,0	2839,1
24	A<12>	1937,0	-2839,1	58	SI	-1697,0	2839,1
25	A<13>	2255,0	-2839,1	59	SCK	-1971,0	2839,1
26	A<14>	2573,0	-2839,1	60	nCS	-2418,0	2839,1
27	A<15>	2938,7	-2477,6	61	nWP	-2876,5	2547,4
28	VDD3p3	2938,7	-2167,6	62	nRESET	-2876,5	2354,4
30	VSS	2938,7	-1547,6	63	nBYTE	-2876,5	2161,4
31	D<8>	2938,7	-1237,6	64	D<0>	-2876,5	1968,4
32	D<9>	2938,7	-927,6	65	D<1>	-2876,5	1595,4
33	D<10>	2938,7	-617,6	66	D<2>	-2876,5	1222,4
34	D<11>	2938,7	-307,6	67	D<3>	-2876,5	849,4
35	VSS	2938,7	2,4	68	VDD3p3	-2876,5	476,4

## 12 Информация для заказа

Обозначение	Маркировка	Тип корпуса	Температурный диапазон

Микросхемы с приемкой «ВП» маркируются ромбом.

Микросхемы с приемкой «ОТК» маркируются буквой «К».

*Примечание* – Микросхемы в бескорпусном исполнении поставляются в виде отдельных кристаллов, получаемых разделением пластины. Микросхемы поставляются в таре (кейсах) без потери ориентации. Маркировка микросхемы – 1636PPXX и K1636PPXX – наносится на тару.

## Лист регистрации изменений

№ п/п	Дата	Версия	Краткое содержание изменения	№№ изменяемых листов
1	12.09.2019	1.0.0	Ведена впервые	
2	14.09.2021	1.0.1	Убран корпус Н18.64-2В. Общее редактирование текста.	